計(jì)算機(jī)體系結(jié)構(gòu)論文.doc

計(jì)算機(jī)體系結(jié)構(gòu)論文 ，計(jì)算機(jī)體系論文。
歡迎下載！
計(jì)算機(jī)體系結(jié)構(gòu)論文 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)也可以成為計(jì)算機(jī)體系結(jié)構(gòu)，1964年Amdahl等人提出了計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)這個(gè)概念，他 們把系統(tǒng)結(jié)構(gòu)定義為程序員所看到的一個(gè)計(jì)算機(jī)系統(tǒng)的屬性，級(jí)計(jì)算機(jī)的概念性質(zhì)結(jié)構(gòu)和功能特性。
他的 主要任務(wù)是研究軟件、硬件功能分配和對(duì)軟、硬件界面的確定。
微電子技術(shù)和封裝技術(shù)的進(jìn)步，使得高性能的VLSI 微處理器得以大批量生產(chǎn)，性能價(jià)格比不斷合理，這為并行多處理機(jī)的發(fā)展奠定了重要的物質(zhì)基礎(chǔ)。
計(jì)算機(jī)系統(tǒng)性能增長的根本因素有兩個(gè)：一是微電子技術(shù)，另一個(gè)是計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)。
五十年代以 來，人們先后采用了先行控制技術(shù)、流水線技術(shù)、增加功能部件甚至多機(jī)技術(shù)、存儲(chǔ)尋址和管理能力的擴(kuò)充 、功能分布的強(qiáng)化、各種互聯(lián)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)以及支持多道、多任務(wù)的軟件技術(shù)等一系列并行處理技術(shù)，提 高計(jì)算機(jī)處理速度，增強(qiáng)系統(tǒng)性能。
多處理機(jī)體系結(jié)構(gòu)是計(jì)算機(jī)體系結(jié)構(gòu)發(fā)展中的一個(gè)重要內(nèi)容，已成為并 行計(jì)算機(jī)發(fā)展中人們最關(guān)注的結(jié)構(gòu)1微處理器的發(fā)展 20世紀(jì)80年代中期，RISC精簡指令集計(jì)算機(jī)，用20%指令的組合實(shí)現(xiàn)了CISC 計(jì)算機(jī)指令系統(tǒng)不常用的80%指令的功能。
在提高性能方面，RISC 采用了超級(jí)流水線、超級(jí)標(biāo)量、超長指令字并行處理結(jié)構(gòu)；多級(jí)指令Cache；編譯優(yōu)化等技術(shù)，充分利用RISC 的內(nèi)部資源，發(fā)揮其內(nèi)部操作的并行性，從而提高流水線的執(zhí)行效率。
20世紀(jì)80年代后期，RISC 處理機(jī)的性能指標(biāo)幾乎以每年翻一番的速度發(fā)展，它對(duì)于提高計(jì)算機(jī)系統(tǒng)的性能和應(yīng)用水平起著巨大的作 用。
目前， 由Intel和HP兩家公司聯(lián)合開發(fā)的基于IA64架構(gòu)的Merced芯片， 并由其共同定義的顯式并行指令計(jì)算技術(shù)EPIC(ExplicitlyParallelInstructionComputing )，將為微處理器技術(shù)的發(fā)展帶來突破性進(jìn)展。
EPIC 技術(shù)主要指編譯器在微處理器執(zhí)行指令之前就對(duì)整個(gè)程序的代碼作出優(yōu)化安排，編譯器分析指令間的依賴 關(guān)系，將沒有依賴關(guān)系的指令(最多3 個(gè))組成一“組”，由Merced內(nèi)置的